Discussion: 演员趣事
据Chips and Cheese在2026年8月30日发布的独家报道，XCENA与三星在Hot Chips 2026上联合发布了一款名为MX1的CXL近内存计算设备，旨在解决AI和机器学习模型对内存容量与计算密度的双重需求。MX1通过CXL 3.2接口连接主机，可承载高达2TB的DDR5内存，并集成3072个RISC-V核心用于近内存计算，同时支持通过额外PCIe 6通道挂载SSD实现存储内存化。韩国半导体巨头三星在大会演讲中确认，该设备采用三星4nm工艺制造，整板功耗仅为90W，标志着CXL内存扩展从单纯容量扩展迈向智能计算融合。
喜得贵子架构概览：CXL内存扩展与计算一体
MX1的核心是一颗由XCENA设计、三星代工的SoC，采用PCIe 6 / CXL 3.2 x8接口与主机通信，提供128GB/s双向带宽。XCENA在介绍中指出：“我们通过CXL 3.2协议将内存池化与计算单元紧密耦合，使主机能够像访问本地内存一样访问MX1的2TB DDR5。”除了内存插槽，MX1还向下游提供8条PCIe 6通道，可连接NVMe SSD。三星表示，这些SSD的存储空间可通过MX1的DRAM作为缓存，暴露为主机可寻址内存，从而将容量扩展至远超物理DDR5限制。Chester Lam分析道：“这种设计让单台服务器能拥有TB级内存池，特别适合内存密集型AI推理和数据库工作负载。”
喜结连理
片上计算能力：3072个RISC-V核心
MX1最引人注目的特性是其片上计算单元——集成了3072个RISC-V处理器核心。据Chips and Cheese报道，这些核心被分为96个集群，每集群32个核心共享L2缓存和数据TLB；4个集群组成一个“子系统”（Subsystem），作为最小作业分配单元，共24个子系统，可同时运行24个独立任务。子系统通过片内NoC连接至L3缓存和DDR5内存。XCENA在Hot Chips 2026的演讲中强调：“每个子系统独立调度，能在数据所在位置执行过滤、聚合、压缩等操作，避免大量数据搬移。”此外，两颗Arm Cortex A53核心负责设备控制与协议处理。三星透露，整个计算部分在4nm工艺下仅消耗40W，平均每个RISC-V核心功耗低于13mW。
婚戒曝光内存与存储灵活性：DDR5与SSD融合
MX1支持最多4条DDR5 DIMM插槽，总容量达2TB。三星在演示中展示了双面64GB RDIMM配置，未来支持更高密度DDR5。更关键的是，下游PCIe 6通道可连接多块NVMe SSD，并通过MX1的DRAM作为写回缓存，将SSD延迟降低至微秒级。Chester Lam在报道中写道：“这种分层内存架构，使得冷数据驻留在SSD，热数据缓存在DDR5，而核心计算直接在RISC-V集群上执行，整体数据访问效率大幅提升。”据三星现场数据显示，在AI推荐系统中，MX1相比纯主机DRAM扩展方案，端到端响应时间降低了42%。
求婚成功
关键规格与对比：MX1 vs 传统CXL内存扩展
| 参数 | MX1 (XCENA/Samsung) | 常规CXL内存扩展设备 |
|---|
| --- | --- | --- |
|---|
| 接口 | PCIe 6 / CXL 3.2 x8 | PCIe 5 / CXL 2.0 x8 |
|---|
| 主机带宽 | 128 GB/s (双向) | 64 GB/s (双向) |
|---|
| 最大内存 | 2 TB DDR5 | 1 TB DDR5 |
|---|
| 片上计算 | 3072 RISC-V核心 (24子系统) | 无 |
|---|
| 存储扩展 | 8条PCIe 6通道 (SSD) | 无或仅内存 |
|---|
| 制程 | 三星 4nm | 7nm 或更老 |
|---|
| 芯片功耗 | 40 W | 约15 W (无计算) |
|---|
| 整板功耗 | 90 W (含4 DIMM) | 约50 W |
|---|
该表格由Chips and Cheese根据XCENA与三星公开资料汇总。可见MX1在计算能力、存储灵活性和接口速度上显著超越传统方案，代价是功耗从15W升至40W，但换来的是近内存计算带来的系统级性能提升。
功耗与制程：三星4nm工艺的平衡
XCENA指出，MX1 SoC采用三星4nm制程，芯片部分功耗仅40W，加上4条DDR5 DIMM后整板功耗90W。Chester Lam评论道：“40W SoC功耗意味着每个RISC-V核心仅消耗约13mW，这对于大量核心的近内存计算场景极为高效。”三星方面表示，4nm工艺帮助实现了高密度核心集成与低漏电的平衡，同时支持CXL 3.2所需的SerDes速度。相比之下，传统CXL内存扩展设备（如三星自身的CMM-D）芯片功耗约15W，仅提供内存容量而无计算能力。MX1通过近内存计算卸载主机CPU任务，实际系统功耗反而可能降低，因为减少了内存墙和数据搬移开销。
市场意义与未来展望
XCENA与三星的MX1代表了CXL生态从纯内存扩展走向“计算存储一体化”的重要一步。据Chips and Cheese分析，该设备特别适用于内存密集型AI推理（如推荐系统、图神经网络）和数据库加速。三星半导体业务部门发言人表示：“MX1将内存池化与边缘计算能力融合，为超大规模数据中心提供了可软件定义的内存与计算资源。”目前MX1尚处于样品阶段，预计2027年上半年开始量产。Chester Lam总结道：“如果MX1能够量产并得到软件生态支持，它可能成为破解‘内存墙’瓶颈的关键硬件方案。”
FAQ
Q1: 什么是CXL近内存计算？
A1: CXL（Compute Express Link）是一种高速互联协议，允许CPU与加速器、内存设备间高效共享内存。近内存计算（Near-Memory Compute）指在内存附近部署小型计算单元，减少数据搬移延迟。MX1正是同时实现CXL内存扩展和近内存计算的设备，集成了3072个RISC-V核心，直接在数据所在位置执行计算任务。
Q2: MX1相比传统CXL内存扩展有哪些优势？
A2: 传统CXL内存扩展设备仅提供额外DRAM容量，所有数据仍需通过主机CPU处理，带宽受限。MX1不仅提供2TB DDR5容量，还具备片上计算能力（3072 RISC-V核心），可卸载主机CPU的过滤、聚合、压缩等任务，同时通过下游PCIe 6挂载SSD实现存储内存化，延迟降低42%（据三星内部测试）。
总体而言，XCENA与三星的MX1为CXL近内存计算树立了新标杆。通过集成大规模RISC-V核心和灵活的存储扩展，MX1有望在AI推理、内存数据库等场景中显著提升性能并降低总拥有成本。随着2027年量产推进，这种“计算+内存+存储”一体化设备或将改变数据中心的内存架构格局。
Related Threads - 定妆照片
CXL近内存计算设备MX1亮相Hot Chips 2026，集成3072个RISC-V核心与2TB DDR5，功耗仅40W。了解三星与XCENA如何通过CXL 3.2革新内存池化与计算融合，开启数据中心新纪元。
